Núcleos libres para procesamiento digital de señales

Resumen

Este artículo presenta el diseño e implementación de tres núcleos para sistemas en un solo chip (SoC) que implementan las funciones de procesamiento digital de señales (DSP): filtro de respuesta finita al impulso (FIR), filtro de respuesta infinita al impulso (IIR) y transformada rápida de Fourier (FFT). El núcleo de filtro FIR está basado en la estructura simétrica, el núcleo de filtro IIR está basado en la arquitectura de secciones de segundo orden (SOS) y el núcleo de la FFT está basado en la arquitectura base 22 Single Delay Feedback (R22SDF). Los tres núcleos son compatibles con el bus para SoC Wishbone y fueron descritos usando VHDL estructural y genérico. Se realizó una verificación en hardware usando un SoC basado en el procesador OpenRISC y sintetizado en un FPGA de Altera, las pruebas mostraron que los núcleos DSP son apropiados para construir un SoC basado en el procesador OpenRISC y el bus Wishbone.